This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-111962

(43)Date of publication of application: 04.09.1981

(51)Int.CI.

G06F 15/16 G06F 9/46

(21)Application number: 55-013664

(71)Applicant:

AGENCY OF IND SCIENCE & TECHNOL

(22)Date of filing:

08.02.1980

(72)Inventor:


KITSUTA KENICHI MATSUSHIMA HITOSHI

KAIDO YOSHIHIKO KARASUNO TAKESHI

(54) PARALLEL DATA PROCESSOR

(57)Abstract:

PURPOSE: To simplify the wiring between a main controller and a subprocessor, by controlling a program loading into an internal memory of each subprocessor by an IPL instruction given from the main controller. CONSTITUTION: The IPL (program loading start) instruction is sent to the subprocessors 2aW2n from the main controller 1 via the instruction bus 6. In the subprocessor designated by the selection signal 7, the IPL instruction is taken into the decoder 17 via the selection 11, instruction register 12 and gate 16 each. Then the F/F20 is set with the gate circuit 16 closed, and the gate circuit 21 is opend. Thus the program instruction sent from the controller 1 following the IPL instruction is supplied to the internal memory 10. When the EPL (loading end) instruction is given from the controller 1, the decoder 18 detects this instruction to reset the F/F20 with the circuit 21 closed. Thus the loading of program into the memory 10 completes.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(9) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報(A)

昭56—111962

 識別記号

庁内整理番号 7165--5B 6745--5B **砂公開 昭和56年(1981)9月4日**

発明の数 1 審査請求 有

(全 4 頁)

64 並列データ処理装置

20特

顧 昭55—13664

②出 願 昭55(1980)2月8日

加発明者橘田謙一

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

仍発 明 者 松島整

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究

所内

@発 明 者 海藤芳彦

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑫発 明 者 鳥野武

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑪出 願 人 工業技術院長

明 離 青

発明の名称 並列データ処理装置

特許請求の範囲

1. インストラクションパスにより結合された 主制御装置と複数のサブブロセッサとからなり、 上記主制御装置から上記各サプブロセッサの内部 メモリに適宜プログラムをロードし、各サブプロ セッサがそれぞれのプログラムに従って並列的に データを処理するようにした並列データ処理装置 において、各サブブロセッサに、上記インストラ クションパスから入力されるブログラム・ローデ ィンクの開始を指示する命令とその終了を指示す る命令とに応答してそれぞれ第1、第2の制御信 号を出力するデコーダ回路と、上記第1の制御信 母により起動され上記第2の制御信号により停止 させられる書き込み制御回路とを設け、主制御袋 置から上記インストラクションパスに送り出され たプログラム命令が上記 き込み制御回路に制御 されて各サブブロセッサの内部メモリにロードさ れるようにしたことを特徴とする 並列データ処

理装置。

発明の詳細な説明

本発明は並列データ処理装置に関し、更に詳しくは主制御装置と複数のサブプロセッサとからなり、各サブプロセッサが主制御装置からロードされたプログラムに従って並列的にデータ処理動作できるようにしたデータ処理装置におけるプログラムのローディング方式に関するものである。

物体認識、需量値像処理など、特に映像データを処理するデータ処理システムでは、大量のデチタを高速に処理するために主制御装置に複数のサブプロセッサを並列的に接続し、主制御装置から各サブブロセッサの内部メモリにプログラムをロードし、各サブブロセッサがそれぞれの内部プログラムに従って並列的にデータを処理するシステム構成が採用される。

第1図はこのようなデータの並列処理が可能なシステム構成の1例を示す図であり、図において、1は主制御装置、2a~2nは並列動作するサブブロセッサ、3は外部メモリ装置、4は上記各サ

特開昭56-111962(2)

ブブロセッサへの入力データパス、5は出力データパス、6はインストラクションパス、7 a~7 n はサブブロセッサ 2 a~2 n を 指定 するための制御信号線を示す。

在来、上記構成のデータ処理システムにおいて、主制御装置1から各サブブロセッサ2a~2nの夫々の内容メモリ装置に処理ブログラムをローディングする場合、主制御装置1と各サブブロセックする場合、主制御装置1との間にプラムのローディング開始にフロックを指示するための中のに対すなが、上記信号線にフロックを対し、アーディング開始にフロックを投いフロックを投いフロックを投いフロックを投い、ログラムのを次々と出アフロックの表のをなるという。

このようにプログラム・ローディングのための 専用の信号線を設けた従来のシステムでは、主制

以下、本発明の1実施例を図面を参照して説明 する。

第2回は本発明により改良されたサブブロセッ サの構成図であり、図において10は主制御装置 から与えられたプログラムを格納するための内部 メモリ、11はA端子に入力される主制御装置か らの命令とB端子に入力される内部メモリ10か らの命令のいずれかを選択するセレクタ回路、12 は上記セレクタ回路11の出力を保持する命令レ シスタ、13は演算ユニット、14は入力データ パス4上のデータを選択的に上記資算ユニット13 に取り込むためのゲート国路を示す。ことで、演 算ユニット13は命令レジスタ12の内容を解説 して各種の制御信号を発生するデコーダの他、ア キュームレータ、論理演算ユニット、各種レジス タ等からなり、インストラクションパス 6 を介し て外部の主制御装置から与えられる命令、あるい は内部メモリ10から顧次読み出されるプログラ ム命令に沿ってデータ処理動作をし、演算結果を 出刀データベス5に出力する。

御装置1とサブプロセッサ2間のハードウェア量がサブプロセッサの銃袋個数に比例して増加するため、システムが高度化するに従ってシステム要素間の配線が複雑化するという実用上の問題があった。

また、16は命令レジスタ12に接続されたゲート回路、17は上記ゲート回路16からIPL命令が入力されたとき制御信号を発生するデコーダ、18は命令レジスタ12からのBPL命令に応答して制御信号を発生するデコーダ、19、20はフリップフロップ、21はフリップフロップ20のセット出力により開かれて、クロック信号CLKを出力するゲート回路、22は内部メモリー10のアドレスを発生するためのカウンタ回路を示す。

上記回路要素16~22からなる部分は内部メモリ10へのプログラムのローディング制御回路を構成し、次のように動作する。先ず、フリップ19、20とカウンタ22は外部リッテえられるリセット信号(図示せず)によりりる。この場合、フリップフロップ19の「Q端子出した状態にあり、また、フリップフロップ20の「Q端子出したよりゲート回路16は開かれた状態にある。

特開昭56-111962(3)

この状態で主制御装置からIPL命令をもマスストラクションパス6に出力すると、選択信号7で指定されたサブプロセッサでは、IPL命令がセレクタ回路11、命令レジスタに、信号8、が一ト16を介してデコーダ17に取り込まれ、信号8、があったフリップフロップ20のでは別じらが一下のよなコロップ20のの見端子出力によりが一下のようである。トロージのようでは別して内部メモリ10に加力をあったのは別して内部メモリ10に大々と与える。

従って、主制御装置1が上記IPL命令に引続いてインストラクションパス6に送り出すプログラム命令は、命令レジスタ12を介して内部メモリ10に入力され、カウンタ22の示すアドレス位置に順次書き込まれていく。

主制御装置が最後のプログラム命令に引続いて

の命令が読み出されたとき信号 8。によりフリップフロップ 19がセットされ、セレクタ回路 11がA 端子に入力される主制御装置からの命令を受け入れる状態に戻される。従って、サブブロセッサは、内部プログラムの実行を終えた後は、主制御装置がらの命令に応答して動作できる。

以上の説明から明らかなように、本発明によれば各サプブロセッサの内部メモリへのプログラム・ローディングが主制御装置からのIPL命令により創御でき、主制御装置と各サブブロセッサ間の配線が簡単になるため、多数のサブプロセッサを並列的に動作させる形式のデータ処理ンステムを小型化でき、その効果は極めて大である。

図面の簡単な説明

第1図は本発明の適用対象となる複数のサブブロセッサからなる従来のデータ処理システムの全体構成図、第2図は本発明によるサブブロセッサの1実施例を示す図である。

図において、1は主制御装置、2a~2nはサ ブブロセッサ、3は外部メモリ装置、4は入力デ EPL命令を送ると、この命令に応答してデコー #18が信号S。を出力し、フリップフロップ 20をリセットする。これによってゲート回路 21が閉じられ、内部メモリ10へのプログラム のローディング動作は終了する。

内部メモリ10に格納されるプログラムの最後 に、デコーダ17で解説されるフリップフロップ 19のリセットのための命令を入れておくと、こ

ータパス、5は出力データパス、6はインストラクションパス、10は内部メモリ、11はセレクタ回路、12は命令レジスタ、13は演算ユニット、16,21はゲート回路、17,18はデコーダ、19,20はフリップフロップ、22はアトレス発生回路を示す。

特許 出願人

工業技術院長 石 坂 譲



十 2 团

